## PATENT ABSTRACTS OF JAPAN

(43)Date of publication of application: 13.01.1992

(11)Publication number :

04-007762

(51)Int CI

GO6F 12/00 G06F 12/02

(21)Application number: 02-111543

(71)Applicant: FUJI XEROX CO LTD

(22)Date of filing: 26 04 1990


(72)Inventor: MARUYAMA NOBUTAKA MITSUTAKE KATSUYA

### (54) MEMORY ACCESS METHOD

## (57)Abstract:

shortened.

PURPOSE: To enable a CPU to have an access to a memory at a high speed by estimating the address value for the next access request and transmitting the estimated address value to the memory before the next access request is received from a requester. CONSTITUTION: A memory access device 1 has an access to a memory 3 in response to an access request given from a CPU 2 and then reads and writes the data. Then the address value is estimated for the next access request based on the address value obtained at the precedent access. This estimated address value is sent to the memory 3 before the next access request is received from a requester, i.e., the CPU 2. Then the actual address value set when the next access request is received from the CPU 2 is compared with the estimated address value. When the coincidence is obtained between both address values, the data are read and written out of and into the memory 3 based on the estimated address value that is already sent to the memory 3. Thus the access time of the CPU 2 to the memory 3 is



### ⑩日本国特許庁(JP)

① 特許出願公開

## @ 公開特許公報(A) 平4-7762

(S)Int. Cl. 5 G 06 F 12/00 12/02 識別記号 562 550 庁内整理番号 8841--5B 8841--5B ❸公開 平成4年(1992)1月13日

審査請求 未請求 請求項の数 1 (全9頁)

の発明の名称 メモリアクセス方法

②特 願 平2-111543

②出 顧 平2(1990)4月26日

②発明者 丸山 修孝

@発明者 光武 克也

神奈川県川崎市高津区坂戸100番1号 KSPR&Dビジネスパークビル 富士ゼロツクス株式会社内 神奈川県川崎市高津区坂戸100番1号 KSPR&Dビジネスパークビル 富士ゼロツクス株式会社内

和出 願 人 富士ゼロツクス株式会

東京都港区赤坂3丁目3番5号

건

個代 理 人 弁理士 木村 高久

88 **6**9 1

1、発明の名称
メモリアクセス方法

2. 特許請求の範囲

要求元からのアクセス要求に応じて読み書きすべきデータを所定のワード単位でメモリに読み書きするメモリアクセス方法において、

既にアクセスした数のアドレス値に基づいて次 回のアクセス変称時のアドレス値を予測し、 は天ス 別したアドレスを登またからのに変求 記予 素 取 打にメモリに達出し、さらに変弱 のアクセスを比し、ドレス値と活合し、 アドレス値とを比較し、一次 した場合 は ほによ モリに送出されている予測したアドレス値に基づ いてよそ時間となるようにした ことを構造とするようにした ことを構造とするようにした

3. 発明の詳細な説明

#### [産業上の利用分野]

本発明は読み書きすべきデータを所定のワード 単位でメモリに読み書きするメモリアクセス方法 に関する。

#### (従来の技術)

従来、CPUからのアクセス要求に応じてメモリをアクセスするメモリアクセス装置では、CPUからのアクセス時に選出されたアドレスを入し、この入力したアドレスをメモリに選出し、さらにCPUからのアドレスストローブ信号に基づいて、アドレスを指定しアクセスするようにしている。

第8回はスタティックRAM(以下、SRAM という)へのアクセスサイクルを示したタイミン グチャートである。この従来のアクセスガはかい いでは、第8回(b)に示すようなアドレスがS RAMに送出される場合は、同回(a)に示すよ うなCPUからのアドレスストローブ信号ASに 基づいて、アクセスマッドレスが座着づいて ことになる。この物定されたアドレスに産着いいて ことになる。この物定されたアドレスに産着づいて

## 特開平4-7762(2)

リード/ライトのアクセスを行うことができる。 また第9図はダイナミックRAM(以下、DR 私という)へのアクセスサイクルを示したタイ ミングチャートである。この従来のアクセス方法 においては、第9図(b)に示すようなアドレス がDRAMに送出される場合は、同図(c)に示す ようなCPUからのアドレストロープ(A S) 得号に基づいて、最初に同図(c)に示すような 行アドレスパトローブ(RAS)信号基づいて行 アドレスが推定され、次に同図(d)に示すよう な列フドレスストローブ(CAS)信号基づいて プドレスが推定され、次に同図(d)に示すよう な列フドレス が指定され、次に同図とは、この指定された行ア ドレス及びファドレスとなっての指定された行ア レンス及び列アドレスに基づいてリード/ライト のアクセスを行うことができる。

(発明が解決しようとする課題)

ところで、上述した従来のメモリアクセス製質 では、SRAMあるいはDRAMのメモリのアク セスに取しては、CPUから送出されたアクセ マペ事確定されたアドレスを入力し、この入力し たアドレスをメモリに送出しなければならず。C P Uからの次のアクセスすべきアドレスが確定しないうちは、メモリに対しアドレスを指定することができないことになる。このことがCP Uのメモリに対するアクセスの高速化の障害となっていま

本発明は上記実情に磨みてなされたものであり、 高速なメモリアクセスを行うことができるメモリ アクセス方法を提供することを目的とする。 【護羅を解決するための手段】

(作用)

本発明に係るメモリアクセス方法では、既にアクセスした限のアドレス様に活づいて大日のアクセスリス時のアドレス様を予測し、その予測したは、 アドレスを次回のアクセス様な時間と、その予測とは出しておく。 例えば、前回のアクセス時のアドレス様を してする。 例えば、前回のアクセス時のアドレス 様に 1 ワード分インクリメントしたアドレスは要を 前したアドレスはとして、大田のアクセス接を 前とがでは、 1 では、 1 では、 1 では、 1 では、 1 では、 1 では、 2 では、 3 では

以下、本発明に係るメモリアクセス方法の実施 例を挙付図版を参照して説明する。

(実施例)

第2四及び第3回は本発明に係るメモリアクセス方法のメモリへのアドレスの送出動作を説明するためのタイミングチャートである。

第2回はスタティックランダムアクセスメモリ

ここで、アドレス (①+1) はアドレス ①をキ1ワード分インクリメントした値であり、同様にアドレス (①+2) はアドレス (①+1) を でっての \*\*10 でも \*\*10 でも

第3回はダイナミックランダムアクセスメモリ (以下、DRAMという) へのアドレスの送出タ イミングを示している。同図(b) に示すように、

## 特別平4-7762(3)

1回目のアクセス時の行(Row)アドレス及び 列(Clumn)アドレスをDRAMへ退出し、 次のアクセス時の行(Row)アドレスを AM に退出し、 ひのからの2回目のアクセス要求前にDRAMに足 AM に 退出する。同様に3回目のアクセス時の行(Row)アドレスを DRAM に 退出する。OM DRAMのですで CP Uからのアクセス要求前に行(Row)アドレスを CP Uからのアクセス要求前に行(Row)アドレスを指定 のアクセス要求前に行(Row)アドレスを指定 することができる。

上流したように、次のアクセス時のアドレスを 予制し、該予制したアドレスを、CPUからのア クセス要求額に、メモリ(SRAM、DRAM) に送出することが可能なのは、一般的にCPUの 出出するアドレスは、あるアドレスを送出すると 次はその付近のアドレスをアクセスする傾向があ るので、次回のアドレスを予制できるからである。

個えば、命令のフェッチは多くの場合、1ワードづつ増加したアドレスを連続して送出すること が多いし、またスタックポインタを用いたデータ のアクセスも1ワード増加したアドレス又は1ワード減少したアドレスを連載して送出することが 多い。役って韓國のアクセス時のあるアドレスに 1ワード分インクリメントしたアドレスを、次回 のアクセス時前に、メモリに送出しておくことがである。

類1団は本発明に係るメモリアクセス方法を通 用したメモリアクセス装置の一実施例を示すプロ マクロである。同箇において、メモリアクセス装置1は、CPU2からのアクセス要求に応じ メモリ3をアクセスしてデータのリード/ライト

メモリアクセス装置1 は、CPU2からのアドレスをラッチするラッチ回路11 と、ラッチ回路 11 から出力されたアドレスを+1フードタイン クリメントするインクリメンタ12と、インクリ メンタ12から出力されたアドレスとCPU2か ら出力されたアドレスとを比較するコンパレータ レス及びCPU2から出力されたアドレス及びCPU2から出力されたアトレス及びCPU2から出力されたアドレス及びCPU2から出力されたアドレス及びCPU2から出力されたアドレスを入力

される選択は号に応じて適宜選択してメモリ3に 出力するセレクタ14と、上記名称を制御するコントロール回路15とを有して構成されている。 第4回はメモリアクセス動作を示す状態運移図 であり、同図において、状態17-3の各状態 ある状態から他の状態に選択する駅の条件は、 運移条件/動作(-出力信号)で示される。

ここで運移条件において、ASはCPUから出力されるアドレスストローブ信号、EQはコンパレータから出力されるアドレスが一致していることを示すイコール信号をそれぞれポしている。なお、AS、EQの上に((パー)が付してある場合は、ローレベルを示している。

また動作において、出力信号 - [LE、SEL、AC K] の各信号においては、LEはラッチ回路 1 1 に入力されるラッチイネーブル信号、SELはセ レクタ14に入力されるセンクト信号、ACKは CPU2に入力される忠策信号をそれぞれ示して いる。さらに [LE、SEL、ACK] の各信号レベル において ^1 \* はハイレベル、 ^0 \* はローレベルを示している。

さらに問題において、Ret Timer は Reset Time r、Aはメモリアクセスタイムをそれぞれ示して いる。

次に上記メモリアクセス装置のメモリアクセス 動作を第5図及び第6図を用いて説明する。 ここでは、

キゲート・インアクティブ (ハイレベル) アサート・アクティブ (ローレベル) としている。

いま、メモリ 3 そ S R A M とし、また C P U から、 第 5 図 (a) に示すような アドレス、 同 図 (c) に示すような アドレスストローブ (以下、A S という) 信号、 同 図 (f) に示すような データストローブ (以下、D S という) 信号が 出力 されるものとする。

ここで、時点 t i 前において、 C P U 2 から出 力されたアドレス ① (第 5 図 (ま) 参照) がラッチ回路 1 1、コンパレータ 1 3、セレクタ 1 4 に

## 特間平4-7762(4)

それぞれ入力されていたとすると、ラッチ回路 1 1 からはアドレス ( のが出力され、インクリメンタからはアドレス ( ( の・1 ) が出力されるので、コンベレータ 1 3 からはネゲートの E では たい こっさい。またネゲートのセレクト ( 以下、SEL という) 個 号が入力されているセレクタ 1 4 からは C P U 2 からのアドレス ( のが出力さている。なお、E E L 使 号が、ネガートのときは C P U 2 からのアドレス ( のがと) リメンタリメンショリメンタリメンクリメンタリス ( の ときは こ

上述した状態で、コントロール回路15は、第 3因(e)に示すように時点 t2 でネゲートから ア.サートされた AS 毎号に基づいて、ラッチイネ ープル (以下、しをという) 信号及び SEL 信号 をネゲートからアサートして出力する。

コントロール回路15からの LE信号を入力するラッチ回路11では、第5回(1)に示すように時点18でアサートされた LE信号に基づいて、CPU2から出力されたアドレスのをラッチした

一方、セレクタ14では、第5関(j) に示す ように時点にまですサートされた TET 信号に基 づいて、今まで選択していたインクリメンタ12 捌のアドレス(アドレス(①+1)) に変わって、 第3関(d) に示すようにCPU2側のアドレス (アドレス②) を選択してメモリ3に選出する。

また時点 t 4 からメモリアクセスタイムを軽速した時点 t 5 からは、第5回 (m) に示すようにメモリリードサイクルでは、アウトブットイネーブル (OE) 信号に基づいて、データバス上にデータが生じる。000 TE 信号は、第5回 (k) に示す Y STTE 信号を反転した信号である。コントロール回路 1 5 は、CP U 2 に対しメモリリードした 旨を知らせるために第5回 (g) に示すようにネゲートのアクノーレッジ (以下、ACKという) 信まれた ACR 信号に応答したCP U 2 は、CP U サイクル [1] を終了する。

ところで、CPUサイクル [1] の時点 t5 では、例えば、CPU 2がアドレス@をアクセスしていると (第5 図(s) 参照)、インクリメントでして、(気 5 図(c) 参照)、こた時点 t5 以降、アドレス(c) + 一トに変化した A T 優秀を入力すっトロール 回移 15 は、所点 t6 でネゲートされた A T 8 個号に基づいて、 S TET 個号及び 1-12

信号をネゲートにする。

セレクタ14では、時点 t 8 でネゲートされた SEL信号に基づいて、今まで選択していたCP U 2 から出力されたアドレス値(アドレスの)に 代わって、インクリメンタ12から出力されたア ドレス(アドレス(の+1)) を選択して、メモ リ3に出力する(第5回(d)参照)。

以上説明したようにCPUサイクル1では、上記第4回に示した状態通移において、状態1→足 移(1-1)→状態2→状態3という具合に状態 が連移する。

次にCPUサイクルIの開始時CPU2から出 力されたアドレス (②+1) は、ラッチ目落 11、 コンパレータ13、セレクタ14にそれぞれ入力 され、またアサートされた A で 8 号はコントロー ル同報15に入力される。

このとき、コンパレータ13からは、インクリ メンタ12からのアドレス銭(②+1)と、CP ひ2からのアドレス銭(②+1)との比較結果と して、アサートされた『G信号が出力される(第

# 特別平4-7762(5)

5 図 (h) 孝照)。

するとコントロール回路15は、時点に10でアサートされた巨で信号に基づいて、LTE信号及が野路11でサートさ。これによって、ラッケ 四路11では、時点で11でサートされたLE信号 にもどついて、CPU2からのアドレス(②+1)をラッチした後インクリメンタ12に出力する(第5図(b) か照)。インクリメンタ12は、入力したアドレス(②+1)を+1ワード分インクリメントし、該インクリメントしたアドレス(②+2)をコンバレータ13に出力する(第5図(c)参照)。

・ 一方セレクタ14では、時点110でアサートを れた SEI 在 場に あづいて、インクリメクタ12 倒のアドレス値 (アドレス (®+2)) に代わっ て、CPU 2 図のアドレス値 (アドレス (®+1)) ) に切替えて出力する。 なお、このときはインク リメンタ12 からの出力及び CPU 2 からの出力 は共にアドレス (®+1) なので出力 値は変わら ない (第50 (d) 参照)。

していない場合は、上述した時点 t l 以降のタイ ミングで充出し動作が行われる。

以上時明したように、例えば、実際に C P U 2 が アドレス (アドレス (②+2)) を出力する時点 tilk b 前の時点 tilで、インクリメンタ 1 2 が C P U 2 から出力 a れるべき アドレス (プロで、 第 3 図に示すように、時間 T (- til-til) だけ C P U 2 のサイクルタイムが短縮される。

以上説明したように CP U サイクル II では、上記第4回に示した状態運移図においては、状態 1 → 運移 (1-2) → 状態 2 → 状態 3 という具合に状態が運移する。

次に、CPU2が次のCPUサイクル国を開始 するに頼し、アクセスすべきアドレスが明節点 ドレ路と連続している場合は、上述した時、 リカイミングで幾日し数作が行われ、元方、 フクセスすべきアドレス的前回のアドレスと連続

(WE) 信号に基づいてデータの著き込みが行われることになる。このWE信号は、第5図(k)に示す TRITE 信号と同図(f)に示す DE 信号との論理和をとった信号である。

以上説明したように本実施例によれば、CPUからの前回アクセスした時のアドレスを+1フード分インクリメントし、このインクリメントしたアドレスを、CPUからの次回のアクセス 前 WE信号に送出しておくことにより、OE信号/WE信号に基づいて、メモリにアクセスタイとで表表を大幅に聴替することが可能となる。

なお上記実施例では、スタティックRAMへの アクセスについて説明したが、ダイナミックRA Mへのアクセスについても同様な動作を行うこと により実現することができる。この場合、データ の跳み書きは、行アドレスストローブ信号、列ア ドレスストローブ信号に基づいて行われることに

また上述した命令フェッチとデータアクセスは

# 特開平4-7762(6)

一般的には交互に行われる。例えば、スタックから連接してデータを残み出すことを考えたとき、命令フェッチとスタックからの誘出しは交互がある。 うときは、便回アドレスが角なってしまう。これを防止するために、本実施例の応用例として、第 7 図に居すように、プログラム 装置 を防止する ために、本実施例の応用例として、第 様用の上述したメモリアクセス 装置を設け、それを設定に動作をせるようにしても良い。


第7回において、71はプログラム領域用メモリ、アフセスな要、72はプログラム結構用メモリ、73はデーク領域用メモリのスを要、72にサリアクセス装置、72にサースを要したが、10万分を3による。ないでは、10万分を3に対したメモリアクセスは要が1万分で、10万分を3に対し、アリアクセスは要で10万分を3に対し、アフィスを要した。15に近は、15に可能に対して15に近は、15に可能に対して15に近は、15に可能に対して15に近は、15に近は、15に近は、15に近は、15に近は、15に可能に対して15に近は、15に可能に対して15に対しで15に対して15に対して15に対して15に対して15に対しで15に対し

第1回は本発明に係るメモリアクセス方法を選用したメモリアクセス方法のの一実施制に係るメモリアクロス方法のリカリアの大力を対している。第2回以本発明に係るメモリアクセス方法のリモリルのデークにはるメモリアクセス動作を示すタイミングチャート、第4回以来のようのではメモリルのデータの書き込み動作を示すタイミングをテート、第7回は本実施列の応用例の構成リアクを表すのである。第8回及び第9回は従来のメモリののアークの選出動作を表すタイミングをテートである。


1 … メモリアクセス装置、2 … 中央是環装置 (CPU)、3 … メモリ、11 … ヴァチ回路、1 2 … インクリメンタ、13 … コンパレータ、14 … セレクタ、15 … コントロール回路。 コントロール回路15をアクティブの状態にする 様号S2をコントロール回路15に送出する。ま たCPU2には、メモリアクセス鉄度71あるい な73からのACK(応答) 信号が0R回路75 を歴て入力される。なお、一方のメモリアクセス まなアクティブのときは、他方のメモリアクセス はス銭置は日との状態を保持している。

#### (発明の効果)

#### 4、閉面の簡単な説明




第4図




第1図




第2図




第3図




第5図




第6図





第8図



第9図